电容值大小对电源去耦效果的影响【EMC学习】

【现象描述】

时钟驱动芯片XX3807,很多数字电路硬件开发工程师都很熟悉，就是这个东西（本案例中是 3.3V供电），在某一设备的电路上工作时，发现其电源引脚上用示波器测试到的波形如下图所示。

从图中可以看出，波形的峰－峰值为 1.8V, 频率接近100MHz显然不符合电源质量的要求（通常要求为 5%）。

电源噪声直接影响着电源平面和地平面的完整性，对所在系统的共模辐射也有很大的影响。

【原因分析】

经过分析电路原理图，发现给电源网络V3.3_2去耦的电容（均为表贴）共有三个，一个10 µF，两个0.1 µF。经过初步检查后，问题定位为：PCB电源线布线较长，电容布局不合理，去耦电容没有靠近电源引脚，导致引线电感较大；电容值的选择不合理，0.1 µF 的电容的自谐振点远低千100 MHz。

由于电源线总是有不同程度的电感，因此当发生电流突变时，会有感应电压，这就是电源线上出现的噪声。当电源线上产生尖峰时，地线上必然也流过这个电流，由于地线也总会有不同程度的电感，因此也会感应出电压，这就出现了地线噪声，特别是对周期信号的电路来说，噪声尖峰更加集中， 如下图所示。

去耦电容是克服产生的尖峰噪声的一种方法。当所有的信号脚工作于最大容量负载下同时开关时，去耦电容还提供给元件在时钟和数据变化期间正常工作所需的动态电压和电流。去耦是通过在信号线和电源平面间提供一个低阻抗的电源来实现的。在频率升高到自谐振点之前，随着频率的提高，去耦电容的阻抗会越来越低，这样，高频噪声会有效地从信号线上泄放，这时余下的低频射频能量就没有什么影响了。

0.1µF电容和0.01µ.F电容是当今高速电路设计中最常用的去耦电容。一般表贴裸电容的自谐振点基本不会超过 500 MHz， 0.01 µF 的表贴裸电容的自谐振点基本在 50 ~150 MHz之间， 而且在实际的 PCB 板应用中，引线电感、过孔等的存在会进一步降低去耦电路的谐振点。这样使得去耦电容不可能选得越小，去耦频率就会无限制地高。

实际应用中引线电感的存在使再小的电容的去耦频率上限不会超过300 MHz。这也是很多电路中即使工作频率再高，其去耦电容最小也只用 0.01 µF 的原因。对于相同容值的电容并联，引线电感和寄生电感并联后会减小，使得整体的阻抗会呈下降趋势，这有利于去耦电容的工作频率升高。两个等值的去耦电容在器件门电路翻转时，可以在相同的时间内提供更多的能量。

【处理措施】

将0 .1µF 电容改成 0 .01 µF 电容，并保证平均每个电源引脚有一个以上去耦电容（经验值是1. 5 个），并在PCB 布局上靠近电源引脚处放置。

【思考与启示】

(1) 器件，特别是周期开关性工作的器件，其电源要进行去耦处理。

(2) 电源去耦电容的选择要考虑被去耦器件的工作频率及其产生的谐波，不要什么器件都用 0.1µF 的电容，对各种器件的工作主频20 MHz以下的才建议用0 .1 µF 的去耦电容，20 MHz以上的器件用 0 . 01 µF的去耦电容或更小。

(3) 当器件功耗较大时，可以考虑采用多个相同容值的电容并联。

(4) 布局布线时要考虑引线电感，使得引线电感最小。

(5) 对于有20 MHz以下频率，又有 20MHz以上频率的复合电路，建议采用0.1 µF与 1000 pF 并联的方式进行电源去耦。

注：以上用例来自《EMC电磁兼容设计与测试案例分析》